[問題] PLL中Charge pump current missmatch

看板Electronics作者 (gg)時間14年前 (2012/03/15 13:50), 編輯推噓1(1推 0噓 8→)
留言9則, 1人參與, 最新討論串1/1
各位好,小弟目前在設計PLL中的Charge pump,想利用hspice測試此電路中電流不匹配的 效應,就是up down currents互相交叉的那個圖,但想了很久卻不知道要如何掃電壓 才能跑出那個圖?請高手指點小弟,謝謝!! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.116.187.11
推
03/16 15:52, , 1F
DC掃描 把兩個開關打開 掃Vc 看接Vc的兩個電晶體電流
03/16 15:52, 1F
→
03/16 15:55, , 2F
Vc 要掃0到1.8v 同時可以可以看兩個電流相減的DC分析
03/16 15:55, 2F
→
03/16 15:57, , 3F
看相減電流時要用百分比看 這樣就可以看出current mismatch
03/16 15:57, 3F
→
03/16 15:58, , 4F
對了 電流要掛絕對值 不然會一個正一個負
03/16 15:58, 4F
→
03/16 16:01, , 5F
看完DC 你可以試著去看暫態 給個CLK 去開關電流
03/16 16:01, 5F
→
03/16 16:01, , 6F
看充放電電流的charge injection會不會太嚴重
03/16 16:01, 6F
→
03/16 16:02, , 7F
太嚴重的話可以考慮加 transmission Gate 去解決
03/16 16:02, 7F
→
03/16 16:04, , 8F
或是加上一些開關電容 有很多paper 都在探討這問題 你可以
03/16 16:04, 8F
→
03/16 16:05, , 9F
去找找看 CP主要就charge injection & Currnet Mismatch
03/16 16:05, 9F
‣ 更多 tjyee 的文章
文章代碼(AID): #1FOOCK_S (Electronics)