[問題] 請問PLL電路的量測jitter在Hspice的語法

看板Electronics作者 (拔尖)時間14年前 (2012/03/01 15:22), 編輯推噓0(0推 0噓 4→)
留言4則, 1人參與, 最新討論串1/1
請問TSMC018製程作PLL電路模擬，希望量測電源雜訊對PLL的jitter造成的影響，請問 Hspice的語法指令如何下呢? 電源雜訊若用Matlab產生，要如何寫呢? 請前輩指教。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 163.25.97.97
→
03/02 13:18, , 1F
用示波器量實際的電源波形,把資料點對時間存下來
03/02 13:18, 1F
→
03/02 13:19, , 2F
以pwl形式貼進sp檔當電源去跑
03/02 13:19, 2F
→
03/02 13:19, , 3F
不過有些示波器儲存的資料格式比較不好處理
03/02 13:19, 3F
→
03/02 13:20, , 4F
之前是用安捷倫的DSO去抓的
03/02 13:20, 4F
‣ 更多 daxjibuv 的文章
文章代碼(AID): #1FJoEUiq (Electronics)