[問題] FPGA 外部CLOCK一問!

看板Electronics作者 (真想談些悲傷的話~~~)時間14年前 (2011/10/27 22:59), 編輯推噓1(1推 0噓 4→)
留言5則, 1人參與, 最新討論串1/1
我剛學fpga,想設計一塊板子 我看大部份fpga目前內部都有divider和multiplier對外部的頻率做乘除 來達到內部所需要的頻率... 我想請問是外部用低頻再乘頻上去好? 還是外部直接用高頻比較好? 為什麼 我本來想用一個25MHz的倍頻到600MHz 參考xilinx的發展板,好像它直接用一個外部的diff 200MHz振盪器 使用高頻振盪器應該在價錢和精準度上都較不俱優勢,不是嗎? 希望可以解惑 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.25.94.216
推
10/27 23:24, , 1F
所有的東西都是夠用就好~
10/27 23:24, 1F
→
10/27 23:25, , 2F
25倍頻到600~~如果可以接受~也行
10/27 23:25, 2F
→
10/27 23:26, , 3F
外部的200M 應該是Jitter 很低的clock 吧
10/27 23:26, 3F
→
10/27 23:27, , 4F
不然自己內部倍頻也是ok的~
10/27 23:27, 4F
→
10/27 23:28, , 5F
要做什麼應用~~內部跑600?
10/27 23:28, 5F
‣ 更多 qeagle 的文章
文章代碼(AID): #1EgN7ggi (Electronics)