[問題] ERC問題

看板Electronics作者 (迎風)時間12年前 (2011/10/10 18:22), 編輯推噓2(2推 0噓 4→)
留言6則, 3人參與, 最新討論串1/1
小弟最近在做TSMC018的layout，有使用到MIM電容和poly電阻 雖然我設計的電路是較為低頻 (<1GHz)，但在電容和電阻部分是模仿RF畫法 目前LVS和post-sim都沒有問題，但是有些ERC錯誤 像是MIM電容底部 guard ring層 NGR和PGR電位是接在一起的就會出現警告 電阻用N-well和DNW包起來導致中間psub浮接也會產生警告 因為是第一次下線，實在是不能確定這些警告到最後會有什麼問題... 想請問一下，如果電路操作頻率僅數百MHz (<1GHz) 是否MIM電容和多晶矽電阻的防護環部分採用一般的佈局方式就可以了? (沒有底部的DNW，僅用NGR和PGR包住) 還有另一個問題是，我爬文看到有些討論說NMOS+DNW必須加上psub2這層 但是叫出TSMC標準元件卻沒看到有加上psub2這層? 請問各位這層一定要加嗎? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.126.86
推
10/11 00:49, , 1F
psub2 只是拿來敷衍 lvs 的東西，讓lvs以為 sub 分開
10/11 00:49, 1F
→
10/11 00:51, , 2F
記得只要 Psub 沒接地 asura LVS 就會有warning
10/11 00:51, 2F
→
10/11 00:52, , 3F
這個 WARNING 是可容許的，只要跟你設計沒有出入
10/11 00:52, 3F
→
10/11 00:53, , 4F
NGR 跟 PGR 接再一起怪怪的，這點得注意一下
10/11 00:53, 4F
→
10/11 03:15, , 5F
了解，謝謝回答
10/11 03:15, 5F
推
10/11 07:45, , 6F
我記得18下線這個warning會被cic打槍 務必改到沒有為止
10/11 07:45, 6F
‣ 更多 divhexa 的文章
文章代碼(AID): #1EaiTMM5 (Electronics)