Re: [請益] 有關MOS的channel length modulation e …
※ 引述《gauss760220 (章魚)》之銘言：
: 請問一下
: MOS在直流時
: 需要考慮channel length modulation effect嗎?
: MOS在飽和區時理想上是一條水平線(iD-vDS圖形)
: 可是vDS增加時(以NMOS為例) drain-body反偏增加 空乏區擴大
: 通道會夾止 甚至往source端shift
: 電流會微量上升
: 理論上應該直流要考慮才對 不曉得我說的是對或錯..
: 因為最近有做一題common source放大器
: 其drain端就是接一個以PMOS做成的current mirror
: 題目有給early voltage
: 我只是想問
: 做直流分析的時候 飽和電流公式0.5up*Cox(W/L)(VGS-Vtp)^2=IREF
: 須改成 0.5up*Cox(W/L)(VGS-Vtp)^2*(1+VSD/VA)=IREF嗎?
: 謝謝賜教^^
理論上是這樣沒錯
但其實真正在設計時是不會算這麼多的
因為參數根本不準
基本上一條 square law 的電流公式 ~ f(W,L,Vth,landa,Vgs,Vds ...)
除非是用 BSIM 的level 1 來設計就會很準
(但是會量不到 XD)
不然參數大都是只在某個範圍準確一些
至少就我來說(在研究所及公司)
在設計前會先選定要用哪個範圍的model
然後去掃MOS的 I-V curve
再決定大概操作的區域後去看電流大概是多少
(所需要的電流是透過計算的估計值 fu,gm 之類的)
接著電路都是用並聯的方式去增加電流
通常做類比電路之前 偏壓源會先做好
所需要的電流就直接用電流鏡mi出來
所關心的大概都是電流有沒有到所需要的設計值
當然這不是說計算不重要
只是個人認為計算的精隨在於訓練自己能較準確的掌握電路特性
才知道動到甚麼參數應該會產生甚麼結果
這是我個人認為的重點
(話說之前修吳介琮老師的課,也是從OP就開始手算到設計出一顆AD = =)
以上是個人一點點的淺見 供大家參考 ^^
--
鷹爪門的站出來
爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪
爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪
爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪爪￣◇￣爪
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.32.240.95
※ 編輯: jsp0520 來自: 114.32.240.95 (10/05 00:30)
推
10/05 08:08, , 1F
10/05 08:08, 1F