[請益] Artisan sram generator產生的memory一 …
請問，我在做post-synthesis simulation時，sram一直會發生hold time violation
使用的模擬器是Modelsim，訊息如下...
# Time: 3304540750 ps Iteration: 1 Instance: /tbenchtop/u_top/
ctrl/buffer0
# ** Error: ../../syn_lib/top/sram2p_512x32.v(936): $hold(
posedge CLKA:3304540750 ps, posedge CLKB &&& cont_flag:3304540750 ps, 1 ps );
這個buffer0就是sram的電路
因該design不是我寫的，但負責的人已經年代很久遠
然後這個design的test bench有很多組
跑前幾組pattern，design正常，跑後面幾組pattern，design malfunction
(根據模擬時的error message是發生在memory generator建的sram)
這個電路據我所知，可以跑到10ns，我合12ns就有問題了，頻率再放慢也一樣
現在不曉得說要怎麼解決hold time violation(老實講該design負責人的合成script
也已不可考，但電路應該是OK的)
合成的script有設定set_input_delay，test bench也有照這樣做，所以應該也不是
這個造成的...
不咬得有沒有比較有經驗的人可以指導一下
甘蝦!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.47.132.33
※ 編輯: lj0113 來自: 114.47.132.33 (09/15 00:13)
※ 編輯: lj0113 來自: 114.47.132.33 (09/15 00:16)
※ 編輯: lj0113 來自: 114.47.132.33 (09/15 00:16)