[問題] 用veriloga寫的ideal_ADC轉HSIPCE

看板Electronics作者Deanzero (死阿宅!)時間12年前 (2011/08/28 19:00)推噓4(4推 0噓 0→)

留言4則, 3人參與討論串1/1

板上的各位大大好小弟最近在做專題剛好需要用到ideal ADC來測試一個DAC 只是當我們想要將別人寫的verilog-a的code用在hspice上時一直無法成功不知道是哪裡出了問題？希望有經驗的學長姐能幫忙解答一下或是能提供其他的verilog-A轉Spice的方法謝謝！！ T^T 以下是SPICE code .hdl 'adc_8bit_ideal.va' vclk clk 0 pulse(0 5v 0.2ns 0.01ns 0.01ns 0.5ns 1ns) vin vin 0 dc 0 sin(2.5 2.5 97.167MEG) xtest vd7 vd6 vd5 vd4 vd3 vd2 vd1 vd0 vin clk va_adc_8bit_ideal .protect .temp 40 .lib 'L90_SP10_V051.lib' TT .unprotect .option post .tran 0.1n 50n .end error message： **error** call to epvaHDLcgen failed. **error** (ideal_dac_2.sp:5) Definition of model/subckt "va_adc_8bit_ideal" is not found for the element "xtest". Please specify a defined model/subckt name. -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.239.7

推

ray110411

08/28 20:17, , 1^F

08/28 20:17, 1^F

推

bleeding

08/28 20:39, , 2^F

08/28 20:39, 2^F

推

greengoblin

08/28 20:47, , 3^F

08/28 20:47, 3^F