[問題] 取樣電路的疑問

看板Electronics作者 (囧興...外強中乾)時間14年前 (2011/08/01 20:29), 編輯推噓0(0推 0噓 5→)
留言5則, 2人參與, 最新討論串1/1
在取樣電路中常看到在取樣狀態時 電容後面都會接一個負回授OP來做虛接地 爲何不直接接實地，必須要使用OP來做虛地 這兩者作法有何差異? 附圖 http://0rz.tw/A7cjl -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 120.107.149.177
→
08/01 20:36, , 1F
實接地則表示op的input output都已決定 電容上的電荷不變
08/01 20:36, 1F
→
08/01 20:37, , 2F
則失去sample and hold效用
08/01 20:37, 2F
→
08/01 20:38, , 3F
若不用op 直接接實接地 則造成floating的狀態 電荷量容易被
08/01 20:38, 3F
→
08/01 20:39, , 4F
其他電路所coupling 造成失真
08/01 20:39, 4F
※ 編輯: hankfzii 來自: 120.107.149.177 (08/01 20:42)
→
08/01 22:06, , 5F
可以做保護 加個ZENER
08/01 22:06, 5F
‣ 更多 hankfzii 的文章
文章代碼(AID): #1EDfmIMk (Electronics)