[問題] dummy cell的poly length有一定要跟主Cell一樣嗎?

看板Electronics作者 (KerKer)時間14年前 (2011/06/14 21:11), 編輯推噓2(2推 0噓 6→)
留言8則, 4人參與, 最新討論串1/1
我現在在修LAB課，MOS SIZE都已經給好規格，layout用的是TSMC .35製程。 其中有顆NMOS 的size是W=1 L=5 m=1，那我在兩邊加上dummy時，有必要poly 也加到L=5u嗎?還是小一點也可以?因為dummy不是為了防止邊緣的製程誤差嗎? 那是不是加一點就可以了? 不然左右再加個5u看起來還不小! 感謝解惑 -- -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 1.169.173.243
推
06/14 23:02, , 1F
1/5 看起來像是電阻用途...知道用在哪一個電路區塊嗎?
06/14 23:02, 1F
→
06/14 23:03, , 2F
0.35製程的話倒還好...
06/14 23:03, 2F
推
06/14 23:25, , 3F
poly一樣大的話，到時候要改電路這樣又多兩顆可以用
06/14 23:25, 3F
→
06/14 23:25, , 4F
不然的話可以用1/2大小的mos
06/14 23:25, 4F
→
06/14 23:55, , 5F
算是電阻，墊在一個電容底下接地，避免電容電荷流掉
06/14 23:55, 5F
→
06/15 15:40, , 6F
dummy length可以用最短的 記得不能floating 若不是用在dc
06/15 15:40, 6F
→
06/15 15:41, , 7F
bias上則要注意他造成的雜散電容
06/15 15:41, 7F
→
06/16 00:55, , 8F
恩，了解了，謝謝
06/16 00:55, 8F
‣ 更多 kerkerker 的文章
文章代碼(AID): #1DzruSYd (Electronics)