[問題] 請問pll jitter量測問題

看板Electronics作者 (Footballholic!!)時間13年前 (2011/06/07 17:51), 編輯推噓3(3推 0噓 3→)
留言6則, 4人參與, 最新討論串1/1
小弟最近ic回來在量pll的jitter 因為之前沒量過，所以有一些問題想請教 用self-trigger的時候會有一個edge特別細 然後離那個edge越遠的edge jitter就越大 如果我設定falling edge trigger的話 就會有一個falling edge特別細 那我是量那個edge的下一個rising edge的jitter嗎?? 因為如果只量那個特別細的edge jitter好像都差不多 大概60~70ps 而且不管我鎖什麼頻率好像都在這範圍裡 所以我覺得應該不能以這個當作output的jitter吧 不知道版上大大有沒有人有經驗可以分享怎麼量測的 感激不盡 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.150.96
推
06/07 18:13, , 1F
原Po超帥，獅子愛你喔!!
06/07 18:13, 1F
推
06/07 19:45, , 2F
拿一個乾淨的clock或ckref當trigger?
06/07 19:45, 2F
推
06/07 22:42, , 3F
特別細的那一個edge是不是triggering edge?
06/07 22:42, 3F
→
06/07 22:43, , 4F
每次triggered的edge都會align在一個點上, 當然會細嘍
06/07 22:43, 4F
→
06/08 14:40, , 5F
最細的應該是trigger edge 離它越遠的edge jitter越大
06/08 14:40, 5F
→
06/08 14:42, , 6F
那要以哪個edge為準呢?還是只能用外部給的clk當trigger?
06/08 14:42, 6F
‣ 更多 Beckham7 的文章
文章代碼(AID): #1DxVIYrF (Electronics)