[問題] 不能同時寫入兩顆ram嗎?
操作環境:
QuartusII8.0 SP1
使用的ram為altera內建的simple dual-port ram(read/write port各自獨立)
使用語言為verilog
FPGA型號:Stratix iii EP3SL150F1152C2N
問題:
原本我是將initial data放在第一顆ram裡，然後讀出來運算後，
存入第二顆ram，這樣做的結果是正確的。
現在我將第二顆data的bit數砍半，而被截掉的那一半存入第一顆ram
也就是假設我一筆data是18 bit，前9bit存入第一顆ram，後9bit存入
第二顆ram，address跟enable兩顆都是送一樣的且同時送，但結果卻是錯的..
(我有試過如果我第一顆ram寫入位置一直給0，結果會是對的..但用controller
同時送兩邊的位置卻會出錯..)
為什麼會這樣@@ 這問題卡了一週解不出來..模擬結果看起來都對..
麻煩板上高手指導 感謝~~
註:initial data寫入第一顆ram以及最後結果的讀取是經過bus，電路運算的過程中不經
過bus存取。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.122.184.181
推
03/23 17:52, , 1F
03/23 17:52, 1F
※ 編輯: satonoo 來自: 114.34.179.109 (03/23 20:43)
→
03/23 20:43, , 2F
03/23 20:43, 2F