[問題] Design Compiler 的 Piplining

看板Electronics作者 (小樹)時間13年前 (2011/02/10 17:57), 編輯推噓1(1推 0噓 0→)
留言1則, 1人參與, 最新討論串1/1
請問一下，如果我利用Design Compiler的Piplining幫我切某個Cell的Pipeline ，這樣子我是否必須針對這個Cell在整個架構中的位置，去重新setting design environment (input/output loading之類的)。抱歉我是剛用DC的新手，請各位 指教! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 125.225.18.210
推
02/11 20:56, , 1F
可以寫信去CIC問 hotline@cic.org.tw
02/11 20:56, 1F
‣ 更多 chrispherd 的文章
文章代碼(AID): #1DKxQDys (Electronics)