[問題] 在大學找教授的研究做, VHDL or C++?

看板Electronics作者 (BlackMatrix)時間13年前 (2011/01/27 21:15), 編輯推噓3(302)
留言5則, 5人參與, 最新討論串1/1
最近在大學裡面有找教授問問看有沒有工作可以做, 我比較喜歡做Hardware Design, 我目前得到的回覆有 1. NetFPGA , 語言: Verilog 2. High Speed Networks for Traffic Magement, 語言: C++ 3. Crypto, Public and Private Key Using FPGA or any other types, 語言: VHDL 如果我以後想要從事Hardware Design, 比較偏向VHDL和VLSI 我選哪一個比較好? 重點是Verilog我並不會, 如果短時間學可能沒辦法 如果比較偏向硬體, C++ 用的到嗎? 第三點因為我之前有用8051 Micro controller寫過一個RC5的加密程序, 是用Assembly 去寫的 所以如果再去做Crypto感覺在做重複的事情. -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 71.183.68.91

01/27 23:42, , 1F
Verilog是偏向簡單的語法 觀念比較重要 一週學會ok
01/27 23:42, 1F

01/28 23:40, , 2F
慢慢學就會了很多人一開始都不會
01/28 23:40, 2F

01/29 07:10, , 3F
學Verilog不要學VHDL
01/29 07:10, 3F

08/01 23:50, , 4F
樓上,為什麼這樣說呢,還忙好奇的
08/01 23:50, 4F

02/13 16:49, , 5F
為什麼呢? 學verilog不學VHDL還滿好奇的
02/13 16:49, 5F
文章代碼(AID): #1DGM_pBL (Electronics)