[問題] 關於OP slew rate 的問題

看板Electronics作者 (InCepTion)時間13年前 (2010/11/17 23:12), 編輯推噓4(4012)
留言16則, 6人參與, 5年前最新討論串1/1
請有經驗的同學可以跟我討論一下這個問題 感謝 ------------------------------------------- 有鑑於最近在調op時,slew rate 剛開始估測時 通常是用理想的方式去估電流 I/Cl =slew rate >= 多少 但是每次估都會出現一個問題,這個大於多有沒有什麼比較細一點的估計 就是我在估這電流時還需考慮哪一些的效應有比較精準的方式可以估測 不是很想說一開始很大再慢慢調小,想要先找出一個較精確一點的範圍。 從上面公式可以知道如果Cl不動除了增加電流外還有方法可以使 slew rate 增加嗎 我是新手,有問題可以一起討論,感謝了。 <我有想過如果他的電流是分支流到輸出的話,ex: folded cascode 是不是調整寬度去降低他的寄生旁路電容(會分流分掉)> 我是這樣想...希望可以和我交換意見 歡迎來信 ^_^ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.116.187.36

11/17 23:34, , 1F
我覺得不太重要...跟Cc比起來你的其他電容都小很多
11/17 23:34, 1F

11/18 01:06, , 2F
電路這行是沒有什麼精準估計這種東西低 阿彌陀佛
11/18 01:06, 2F

11/18 02:26, , 3F
order對就好了XD 真的衝不上去就要考慮把電容改小
11/18 02:26, 3F

11/18 02:26, , 4F
不然就是去survey一些架構
11/18 02:26, 4F

11/18 12:22, , 5F
thx
11/18 12:22, 5F

11/18 15:22, , 6F
一般來說folded的SR用I/C的方式估計的話,需要設計到2.5~3
11/18 15:22, 6F

11/18 15:23, , 7F
倍左右才會比較接近spec.
11/18 15:23, 7F

11/18 19:41, , 8F
SR和settling time兩者對於系統來說~有其代表的意義
11/18 19:41, 8F

11/18 19:42, , 9F
可以去搜尋一些資料 我記得有一篇PAPER有詳盡的解說
11/18 19:42, 9F

11/18 19:42, , 10F
若你是做SC的話 還有一些PAPER有討論SR的要求和推導
11/18 19:42, 10F

11/20 19:24, , 11F
thx
11/20 19:24, 11F

08/13 19:06, , 12F
電路這行是沒有什麼精準 https://noxiv.com
08/13 19:06, 12F

09/17 23:00, , 13F
order對就好了XD https://daxiv.com
09/17 23:00, 13F

11/11 16:01, , 14F
//daxiv.com
11/11 16:01, 14F

11/11 16:01, , 15F
11/11 16:01, 15F

01/04 22:14, 5年前 , 16F
不然就是去survey https://daxiv.com
01/04 22:14, 16F
文章代碼(AID): #1Cu_3AIE (Electronics)