[問題] design compiler後counter(計數器)總是出現violation

看板Electronics作者 (maxwell)時間15年前 (2010/08/11 21:04), 編輯推噓3(302)
留言5則, 3人參與, 最新討論串1/1
我是用counter拉出來做除頻clk 結果counter老出現violation 請問該怎麼處理呢? 還是sdc要怎麼針對這個問題去設定呢?如set_ideal_net?dont_touch_network? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.68.162.102

08/11 22:35, , 1F
ct?
08/11 22:35, 1F
我counter指的是計數器..抱歉沒講清楚..已修改 ※ 編輯: maxwellee 來自: 203.68.162.102 (08/11 22:45)

08/12 17:02, , 2F
coding style ?
08/12 17:02, 2F

08/19 00:34, , 3F
FF/Q 若作為 generated clock, 最好避免再有 path 到其它
08/19 00:34, 3F

08/19 00:35, , 4F
FF 的 D pin, 所以可能有兩個 FF, 它們的 D 都接同樣來源
08/19 00:35, 4F

08/19 00:36, , 5F
但一顆的 Q 是接到其它 FF/D, 一顆的Q 是接到其它 FF/CK
08/19 00:36, 5F
文章代碼(AID): #1COf_cBu (Electronics)