[問題] 訊號重新排序(如何兼顧面積)

看板Electronics作者 (salaman)時間14年前 (2010/04/25 18:52), 編輯推噓2(2推 0噓 5→)
留言7則, 4人參與, 最新討論串1/1
A6 A4 A2 A0 D0 C0 B0 A0 A7 A5 A3 A1 D1 C1 B1 A1 B6 B4 B2 B0 D2 C2 B2 A2 B7 B5 B3 B1 ------> 經過三級DFF ------> D3 C3 B3 A3 C6 C4 C2 C0 D4 C4 B4 A4 C7 C5 C3 C1 D5 C5 B5 A5 D6 D4 D2 D0 D6 C6 B6 A6 D7 D5 D3 D1 D7 C7 B7 A7 我想了許久 想不出一個合成後電路會比較小的方式 有沒有可能可以使用比較少的mux 控制信號可以較簡單的方法呢? 謝謝^^ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.14.93
推
04/26 03:42, , 1F
看不懂你的問題是什麼 你需要的只是32條線吧？連FF都不用耶
04/26 03:42, 1F
→
04/26 12:54, , 2F
很抱歉沒描述清楚 我的問題是有八條平行路徑 他們經過了
04/26 12:54, 2F
→
04/26 12:55, , 3F
三個stage的dff output出來時 必需要得到右邊所示的順序
04/26 12:55, 3F
→
04/26 12:56, , 4F
補充: 八條路徑 input分四個cycle送進去
04/26 12:56, 4F
推
04/26 17:16, , 5F
butterfly?
04/26 17:16, 5F
→
04/27 02:23, , 6F
該不會是ICLAB之類的作業吧？
04/27 02:23, 6F
→
04/27 16:03, , 7F
不是喔 謝謝大家 已經有好心人想出來了^^
04/27 16:03, 7F
‣ 更多 salaman 的文章
文章代碼(AID): #1Br1xfvf (Electronics)