[問題] 如何在Quartus看我設計電路的時脈?

看板Electronics作者 (GG5566)時間15年前 (2010/04/11 20:22), 編輯推噓2(2推 0噓 1→)
留言3則, 3人參與, 最新討論串1/1
各個先進好 小弟我想請問這個問題, 我已經設計好了電路, 但我不知道這電路的時脈和所花的面積(compilation Report的Flow summary的Total logic elements嗎?? 嗎?) 我是初學者..XD ^^ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.116.134.173
推
04/11 21:23, , 1F
應該有才對!!!仔細找XD
04/11 21:23, 1F
推
04/12 13:20, , 2F
timing analyzer
04/12 13:20, 2F
→
04/27 22:13, , 3F
掃過資料夾裡面所有的.rpt檔,所有報告都在這
04/27 22:13, 3F
‣ 更多 g56 的文章
文章代碼(AID): #1BmRyH35 (Electronics)