[問題] clocking architecture of SERDES

看板Electronics作者 (無狀態)時間16年前 (2010/02/11 01:12), 編輯推噓1(1推 0噓 0→)
留言1則, 1人參與, 最新討論串1/1
請教熟悉serial link的先進達人版大們 最近主機板上熱門的串列傳輸介面 PCIE , SATA ,USB 3.0 ... 為何PCIE 的spec中有提到三種clocking的架構的CDR common clocked /data clocked / seperate clocked 但為何常見的PCIE interface ASIC(chipset) 多是採用common clock 又為何SATA ,USB3.0卻不採用common clocked 的架構 請給點思考的方向,謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.230.23.179
推
02/11 09:18, , 1F
你覺得每一種方式 各有什麼好處、壞處呢
02/11 09:18, 1F
‣ 更多 shoat 的文章
文章代碼(AID): #1BSkZbmP (Electronics)