[問題] IC Compiler APR後作LVS的問題

看板Electronics作者zxvc (執著)時間16年前 (2010/01/27 22:54)推噓1(1推 0噓 19→)

留言20則, 3人參與討論串1/1

我使用的APR tool是IC Compiler (ICC)， cell library: CIC/TSMC 0.18um CBDK ARM v3.1。 lay完後，作LVS時發生不match的情形。問題出在有些inputs直接接到constants (1 or 0)的gates。 ICC write_verilog後的post-layout netlist可以看到inputs接到constants情形，用v2lvs轉出來的SPICE netlist，那些constants都會接到VDD或VSS。但問題是不知為何ICC stream out的GDS，再經由Calibre轉出的SPICE netlist，那些constants沒有接到VDD、VSS！導致比對錯誤。我有試著去layout找那些有問題的gates，結果發現它們接到constants的pins根本就沒有接到VDD、VSS的routes。我也試過重跑繞線(auto route)、 verify route，但那些pins就是沒有繞到VDD、VSS。但router也沒說它是open nets、有violations問題！？請問是我哪個步驟出了問題？ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.115.221.79

→