[問題] 數位邏輯電路問題

看板Electronics作者 (unknown)時間14年前 (2009/12/29 20:42), 編輯推噓6(6推 0噓 13→)
留言19則, 6人參與, 5年前最新討論串1/1
How to design a three-input NAND gate and a three-input NOR gate. Note: 1.Assume that the size of the PMOS and the NMOS in a unit-size inverter are 3W/L and W/L, respectively. 2.The parasitic capacitances for the transistors are neglected. -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.224.37.38
推
12/29 20:52, , 1F
12/29 20:52, 1F
→
12/29 20:53, , 2F
把兩個input改成三個
12/29 20:53, 2F
→
12/29 20:53, , 3F
NOR gate很類似 只是並連和串連地方不一樣
12/29 20:53, 3F
推
12/29 21:47, , 4F
感覺上是問作業的耶@@
12/29 21:47, 4F
→
12/30 06:08, , 5F
這百分之一百是作業...XD
12/30 06:08, 5F
推
12/30 08:36, , 6F
我也覺得是問作業 :p
12/30 08:36, 6F
推
12/30 11:29, , 7F
問作業拒答! 而且這個自己唸不用半小時就會了
12/30 11:29, 7F
推
12/30 20:54, , 8F
不要這樣拉 想當初我剛讀碩士也是什麼都不懂阿
12/30 20:54, 8F
→
12/30 20:55, , 9F
很多時候 新手只是需要人家引導一下
12/30 20:55, 9F
→
12/30 20:56, , 10F
心情好就幫幫人家 心情好就不要回文就好拉～
12/30 20:56, 10F
→
12/31 05:20, , 11F
three input Nand和Nor 我是知道邏輯電路怎麼畫
12/31 05:20, 11F
→
12/31 05:21, , 12F
我想問的問題是Note 1 size是什麼意思?
12/31 05:21, 12F
→
12/31 05:22, , 13F
亦即我畫好邏輯電路圖後要如何修改size?
12/31 05:22, 13F
→
12/31 07:03, , 14F
P/N ratio 是 3:1, 有MOS串在一起的就把size放大
12/31 07:03, 14F
推
12/31 09:14, , 15F
就當作電阻一樣看 串連兩個的話 W就要兩倍 等效R會一樣
12/31 09:14, 15F
→
08/13 18:53, , 16F
three input https://muxiv.com
08/13 18:53, 16F
→
09/17 22:49, , 17F
這百分之一百是作業.. https://daxiv.com
09/17 22:49, 17F
→
11/11 15:36, , 18F
問作業拒答! 而且這 https://muxiv.com
11/11 15:36, 18F
→
01/04 22:06, 5年前 , 19F
不要這樣拉 想當初我剛 http://yofuk.com
01/04 22:06, 19F
‣ 更多 yihsianghuan 的文章
文章代碼(AID): #1BEVawBJ (Electronics)