[請益] 關於 flip-chip packaging

看板Electronics作者 (Obstacle 1)時間16年前 (2009/12/18 22:42), 編輯推噓1(1推 0噓 15→)
留言16則, 3人參與, 7年前最新討論串1/1
版上有大大玩過 flip-chip 封裝嗎? 就是在 pad 上放 bump, 加熱後直接黏合在板子上 這對我來說是很陌生的技術 查了一些資料, 目前有兩個比較大的問題: 1. flip-chip 的 bump connection, repeatability 好嗎? 也就是說, 寄生效應的變動可以控制到多小? 對於10GHz以上的應用來講 用電感把 bump capacitance 共振掉是可行的嗎? 2. 熱膨脹的問題: Si 和板子 (alumina) 的熱膨脹係數不同 bump connection 受力之下可能會斷裂 但不知道這算是 long-term reliability 的問題? 還是可能一個 heat cycle 就馬上出包? IBM 的製成好像會在接合面填入樹脂來分擔受力 這個技術夠成熟嗎? (因為我只有在論文裡看到..) 學術論文之中的確有不少相關討論 如果有實務上的經驗分享我會很感謝 :) -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 67.171.96.227
推
12/18 22:56, , 1F
我覺得目前應該有很成熟的技術 IBM和Intel應該都會做
12/18 22:56, 1F
→
12/18 22:56, , 2F
但是他們都不告訴你 他們是怎麼做的
12/18 22:56, 2F
→
12/18 22:57, , 3F
問題1的話 我認為變動應該和其他跟package製成相關的技術一樣
12/18 22:57, 3F
→
12/18 22:57, , 4F
也就是說以30%計算 但是那個bump能有多少電容啊？
12/18 22:57, 4F
→
12/18 22:58, , 5F
問題2. 應該是long-term reliability的問題
12/18 22:58, 5F
→
12/18 22:59, , 6F
我想使用underfill應該是共識 而且我認為IBM和intel故意不講
12/18 22:59, 6F
→
12/18 23:00, , 7F
我相信如果是給他們代工的話應該underfill技術非常成熟
12/18 23:00, 7F
→
12/18 23:00, , 8F
我記得IBM叫C4 bump 而Intel叫另一個名字 差別在bump在哪一邊
12/18 23:00, 8F
→
12/18 23:02, , 9F
另外 如果你的chip不大 例如小於1cm 那應該不太需要考慮CTE
12/18 23:02, 9F
→
12/18 23:03, , 10F
這個是可以算出來的
12/18 23:03, 10F
→
12/18 23:03, , 11F
wiki查 Coefficient of thermal expansion
12/18 23:03, 11F
→
12/19 23:51, , 12F
Muchas gracias! Very useful...
12/19 23:51, 12F
→
08/13 18:53, , 13F
這個是可以算出來的 https://muxiv.com
08/13 18:53, 13F
→
09/17 22:48, , 14F
我覺得目前應該有很成熟 https://daxiv.com
09/17 22:48, 14F
→
11/11 15:35, , 15F
Muchas grac https://daxiv.com
11/11 15:35, 15F
→
01/04 22:05, 7年前 , 16F
另外 如果你的chip https://daxiv.com
01/04 22:05, 16F
‣ 更多 cpt 的文章
文章代碼(AID): #1BAvJRpp (Electronics)