[問題] Mix signal design environment
各位大大們好:
小弟最近碰到一些問題，是有關在mix signal整合平台上的選擇。
目前市面上各家廠商好像都有出一系列的平台來整合mix signal的電路。
我的問題是~
有沒有哪套軟體可以同時模擬
Verilog RTL code(digital) +spice netlist(analog)+Verilog A/AMS(analog behavior)
的軟體存在，而且最好是可以直接在PC上執行。
behavior上matlab/simulink應該就可提供很大的幫忙，而且simulink好像有提供
VerilogHDL tools box不知道有人是否有使用過?
我現在是Verilog RTL 用ModelSim，如果要synthesis就可能真的要用工作站了。
analog circuit用Hspice
Verilog A也是用Hspice，但是Verilog AMS Hspice不知道是否支援??
目前知道的是有mentor的ADMS以及synopsys的nonosim好像可以支援?
那請問Hsim有辦法嗎支援Verilog RTL+analog spice netlist co-simulation嗎?
請問有人有try過整個電路的co-siumulation嗎?
以上，麻煩各位幫忙了，感激不盡。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.96.157.239
推
12/17 09:18, , 1F
12/17 09:18, 1F
→
12/17 09:19, , 2F
12/17 09:19, 2F
推
12/17 09:37, , 3F
12/17 09:37, 3F
→
12/17 10:20, , 4F
12/17 10:20, 4F
→
12/17 21:11, , 5F
12/17 21:11, 5F
→
12/17 21:12, , 6F
12/17 21:12, 6F