[問題] 請問有辦法用verilog寫一個pulse嗎??

看板Electronics作者caine06 (Caine)時間16年前 (2009/11/08 23:17)推噓4(4推 0噓 1→)

留言5則, 4人參與討論串1/1

想請問一下目前我得用verilog寫一個pulse的模組但是clock有限制我所用的clock是會跑8個clock之後會停在low的地方約幾us會再跑8個clock 一直重覆這樣循環我的pulse卻得發生在8個clock之後也就是我得數8個clock之後在low的地方產生一個pulse 我試了很多方式也找了資料卻不知道有什麼辦法可以在low的時候產生一個pulse 不知道有沒有高手知道的?? 可以指點一下嗎??? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.137.65.241

推

windboy0620

11/09 08:27, , 1^F

11/09 08:27, 1^F

推

bakerly

11/09 08:46, , 2^F

11/09 08:46, 2^F

推

evoker1984

11/09 17:22, , 3^F

11/09 17:22, 3^F