[問題] MOS的模擬

看板Electronics作者 (start)時間16年前 (2009/08/16 20:33), 編輯推噓0(0推 0噓 3→)
留言3則, 1人參與, 最新討論串1/1
最近在做單個MOS的模擬，遇上了一個問題，下面是我的SP檔 A: .protect .lib 'rf018.l' tt .unprotect .temp 25 .global vdd vss vvdd vdd 0 dc 0.9v vvss vss 0 dc -0.9v ︿︿︿︿︿ mm1 vdd g vss vss nch w=1u l=1u vg g vss dc 0 ac 1 ︿︿ .ac dec 100 0.1 10ghz .end --------------------------------------------- B: .protect .lib 'rf018.l' tt .unprotect .temp 25 .global vdd vss vvdd vdd 0 dc 1.8v vvss vss 0 dc 0v ︿︿︿︿ mm1 vdd g vss vss nch w=1u l=1u vg g vss dc 0.9 ac 1 ︿︿︿ .ac dec 100 0.1 10ghz .end ---------------------------------------------- 想請問一下板上的各位 我模擬出來的結果A會Cutoff，B則是在saturation NMOS要Saturation的話，不是VDS≧VGS-Vt就可以嗎? 可是上面兩個檔不同在輸入電壓一個是由-0.9v到0.9v，另一個是0到1.8v 這樣不是只是改變準位而已嗎? 為什麼工作區會改變呢? 我用PMOS模擬的話，則ＡＢ都會在Saturation 是我有哪裡沒有考慮到嗎? 麻煩請大家幫我解惑，謝謝!! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 58.99.78.152
→
08/16 22:15, , 1F
問題出在case A中vg的設定 它的負端應該要接到global的地
08/16 22:15, 1F
→
08/16 22:16, , 2F
而不是接到vss 因為case A中的vss不是0v 而是-0.9v
08/16 22:16, 2F
→
08/16 22:17, , 3F
所以把vg的負端改成0就可以了 不要接到vss
08/16 22:17, 3F
‣ 更多 windstartfly 的文章
文章代碼(AID): #1AX_omB1 (Electronics)