[請益] VHDL關於CLK的設定

看板Electronics作者 (cloudking)時間15年前 (2009/07/11 15:47), 編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串1/1
問題是這樣的 我實驗板上有外接一塊AD/DA卡 跑程式的時候，發現出來的圖形跟正確的有段差距(有先用LABVIEW看圖) 回去看說明書後，AD/DA卡的DAC的CLK有2個，其中一個應該是暫存用 原本設定AD/DA上CLK的動作都是照實驗板上的CLK來設定 現在卡在不知道該如何去設定這2個CLK 也或許是我方向錯誤，不過目前還沒想到其他原因就是 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.68.164.75
‣ 更多 ga006736 的文章
文章代碼(AID): #1AM4Dvov (Electronics)