[問題] 請問一個calibre antenna DRC的問題

看板Electronics作者 (Luna)時間15年前 (2009/06/20 14:38), 編輯推噓4(4推 0噓 9→)
留言13則, 5人參與, 5年前最新討論串1/1
最近遇到一個問題 當我整顆chip layout完成後 一般的DRC run過ok~ 但run antenna rule的時候 卻會發生一個錯誤 就是我chip中的input clock是以兩個pad differential的形式輸入(使用metal 6) 進chip後兩端並聯一個100歐姆的電阻 進主電路後是接到mos gate端 出現的錯誤應該就是說因為我的PAD面積大 需要有esd保護gate端 我記得只要經過VIA換金屬層走線就能解決 但我這樣做都沒有用~請問是什麼有可能的原因呢? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.118.106.3
→
06/20 14:39, , 1F
tsmc 0.18 製程
06/20 14:39, 1F
※ 編輯: LunaTheFinal 來自: 140.118.106.3 (06/20 14:42)
推
06/20 15:43, , 2F
1.metal6換metal5再換回metal6，主要路徑走metal5
06/20 15:43, 2F
→
06/20 15:43, , 3F
2.加diode
06/20 15:43, 3F
→
06/20 16:34, , 4F
怪了...我怎麼換metal層都還是一樣
06/20 16:34, 4F
→
06/20 16:35, , 5F
在input clock端加esd diode會對訊號造成什麼影響嗎
06/20 16:35, 5F
→
06/20 16:35, , 6F
有點怕怕的 我的clock是1GHz
06/20 16:35, 6F
推
06/20 20:33, , 7F
diode加上去之後跑模擬就知道了
06/20 20:33, 7F
→
06/20 20:35, , 8F
1GHz應該不會太糟糕 大不了加個buffer
06/20 20:35, 8F
→
06/20 20:36, , 9F
如果很不想要那些parasitic 我記得antenna rule可以ignore
06/20 20:36, 9F
推
06/21 01:19, , 10F
剛看完木工板再看電子版 發現P大真是多才多藝
06/21 01:19, 10F
推
06/21 09:15, , 11F
還好你沒看到我在NBA被劣退的兩篇
06/21 09:15, 11F
→
11/11 15:12, , 12F
在input cloc https://daxiv.com
11/11 15:12, 12F
→
01/04 21:58, 5年前 , 13F
//daxiv.com https://noxiv.com
01/04 21:58, 13F
‣ 更多 LunaTheFinal 的文章
文章代碼(AID): #1AF8Frr_ (Electronics)