[問題] 關於元件的mismatch

看板Electronics作者 (希希)時間17年前 (2009/04/18 13:40), 編輯推噓1(106)
留言7則, 2人參與, 最新討論串1/1
想請教一下各位先進一些關於mismatch的設計上的考量 一般來說 Vth上的mismatch和面積的根號成反比 這個意思是指元件的總面積還是unit cell的大小? 比如一個 20/20的元件和20/5 *4的元件的mismatch是否相等 照理說比較大的元件mismatch是會比較小 所以20/20會比較小一點 但是是否20/5 *4的mismatch就等同20/5的mismatch 因為這個finger的數目還會影響gm的設計還有layout的考量 另外如何評量common centroid對mismatch的改善 切成四個或切成八個或十六個是要如何做評估 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.67.211.99

04/19 22:57, , 1F
這個就要問一下三轉學長啦!
04/19 22:57, 1F

04/24 13:00, , 2F
建議你用fab提供的model跑一下monte-carlo看一下current
04/24 13:00, 2F

04/24 13:01, , 3F
distribution 不過這沒辦法評估common centroid的改善
04/24 13:01, 3F

04/24 13:02, , 4F
如果很care的話 不妨加上一些dummy減少process的loading
04/24 13:02, 4F

04/24 13:03, , 5F
effect 或許會對電流的準確度更有幫助
04/24 13:03, 5F

04/24 13:03, , 6F
不過加大device面積時最好也考慮一下parasitic cappacitance
04/24 13:03, 6F

04/24 13:03, , 7F
可能造成的效應
04/24 13:03, 7F
文章代碼(AID): #19wMVaZU (Electronics)