[問題] Why negedge reset?

看板Electronics作者 (0000)時間17年前 (2009/03/03 23:14), 編輯推噓2(2推 0噓 2→)
留言4則, 3人參與, 最新討論串1/1
小弟公司大部分IP都用 negedge reset (asyn) 今天突然感到很困惑 為什麼要用negedge呢? 總覺得有原因 於是跑去問了許多人 每個人的猜測都不大一樣 1.約定俗成 2.早期IC enable都是low active, 所以習慣帶入 3.原件大部分都用 reset negative,所以... 想請教一下各位前輩 有原因嗎? Timing? Area? Power? Robust? 感激~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.56.159.241 ※ 編輯: water92 來自: 61.56.159.241 (03/03 23:14)
推
03/03 23:17, , 1F
因為TTL浮接default是high,裝個無段switch按鈕接地很方便
03/03 23:17, 1F
→
03/03 23:18, , 2F
= = 太厲害了 馬上就給出答案了 XD
03/03 23:18, 2F
→
03/03 23:18, , 3F
CMOS製程反正不管怎樣active都要接pull resistor,就沒差了
03/03 23:18, 3F
推
03/04 00:33, , 4F
推~~ 回答太快了 太帥了 XD
03/04 00:33, 4F
‣ 更多 water92 的文章
文章代碼(AID): #19hKbAyt (Electronics)