[轉錄][情報] 產品生命週期日益縮短 DSP可編程彈性ꨠ…
※ [本文轉錄自 comm_and_RF 看板]
作者: uefangsmith (史密斯) 看板: comm_and_RF
標題: [情報] 產品生命週期日益縮短 DSP可編程彈性炙手可熱
時間: Sat Feb 21 11:46:35 2009
http://www.2cm.com.tw/technologyshow_content.asp?sn=0902190010
產品生命週期日益縮短 DSP可編程彈性炙手可熱
新通訊 2009 年 3 月號 97 期
文．Eran Briman
數位訊號處理(DSP)是由一個數位或符號的序列來表示訊號，並將這些訊號轉化為人們利用
數位設備便可以看到和聽到的格式。在真實生活中，訊號無處不在：吾人的所見所聞(所有
的聲音、動作和物理現象)都是類比形式的。在經過適當的類比數位轉換動作後，就能夠利
用DSP來進行運算處理。透過DSP所引進的多種數位功能，無論是數位格式音訊流資料的壓
縮、視頻流的解壓、特定個體的識別、或者無線訊號的調變/解調，DSP都能夠一一處理，
換言之，DSP是許多功能實現的關鍵。
摘要:
不同處理器各有先天優勢
#事實上，DSP功能不一定只能在DSP元件中實現。中央處理單元(CPU)、微控制器單元(MCU)
和原生DSP都可以被用來實現DSP功能。
#Pentium和PowerPC都是性能極高的CPU:
其極高的運行頻率帶來的高功耗是一大問題，不適用於嵌入式應用。
安謀(ARM)和美普思(MIPS)等公司發展MCU:
均提供專為嵌入式應用而設計的核心。這些MCU適用於任務控制，並與作業系統完全相容。
一般而言，MCU沒有DSP功能，但有些MCU則可以添加DSP功能。
#但MCU無法實現高性能的DSP功能，因為其設計的原意不在於此。有些MCU透過增加特殊的
DSP指令來提高性能，它們既保持了靈活性，同時又提高了DSP功能的執行速度。有些MCU
還帶有硬體加速器，它們雖然可提高DSP性能，但卻降低了靈活性。
與MCU相比，CPU的運行頻率如果在1G～2GHz範圍，其DSP功能執行速度就相當快。然而，
功耗問題卻是其主要的應用限制，特別是在可攜式裝置中，除非採用非常大容量的電池，
否則在手持式設備中採用CPU來實現DSP功能是不可能的。
原生DSP和帶硬體加速功能的DSP則可以提供最高的DSP性能。值得注意的是，由於特定應用
積體電路(ASIC)以硬體邏輯來處理DSP功能，因此具有極高的DSP性能。如果系統要支援高
畫質H.264圖像，可以選擇ASIC方案，但選用這類ASIC將會影響靈活性。
靈活彈性與即時處理為DSP兩大賣點
#DSP能夠支援廣泛的記憶體頻寬，所以可同時執行多個演算法單元，這是非常重要的
，因為許多採用DSP元件的系統必須隨時準備好接收和處理資料，故DSP同時執行眾多算術
單元是必需的。即時處理是另一個關鍵因素，而大多數CPU和MCU都缺少即時執行功能。有
時候，一項任務必須在某個時段完成。例如在視訊處理中，每33微秒就要開始一個新的影
格，這意味著當前影格的資訊處理必須在下一個影格開始的時間之前完成。對於具有諸如
33微秒這類明確預先處理時間要求的應用，DSP是理想的處理器。
另一個CPU/MCU和DSP最主要的不同，則是資料存放的架構。和CPU/MCU工程師大相逕庭的是
，DSP工程師通常都不喜歡使用快取架構，因為它會給應用帶來某種程度上的不確定性。基
於這個原因，設計人員通常選擇直接記憶體存取(DMA)，因為DMA規定了運算和/或存取記憶
體的確定時間，而快取架構可能無法滿足即時要求。但在某些情況下，DSP還是可以利用快
取記憶體來進一步降低晶片的整體尺寸。另外，DSP還具備預測資料存取模式和降低功耗等
優勢，這些都是吸引工程師選擇使用DSP的重要原因。
處理器設計牽一髮動全身 弄巧成拙機會大
#在MCU中添加DSP功能有時是個很不錯的想法，然而值得注意的是，如果工程師要在原本
不支援DSP功能的MCU架構中自己動手修改，這個架構也許會變成一個充滿補丁(Patchy)的
架構，且加入一個非標準處理器經常會導致問題叢生。
原文有含完整的概念和圖形解釋
#由於MCU架構彼此之間的關係如此牽一髮而動全身，設計人員只要稍作修改，很快就會把
原本完整的架構弄得像百衲布一樣到處充滿補丁，再也不是原本的樣子。
#這種補丁架構的另一個問題是這樣的DSP缺乏某些基本功能，如執行巢狀迴路
(Loop-nesting)等。此外，這類架構也缺少一些基本的DSP定址模式，比如迴路緩衝器
和位元倒序(Bit-reverse)模式。
此外，這種「可組態MCU」還存在一個問題，即非標準。非標準的架構將導致軟體維護變得
極為困難，因為設計人員在使用這種MCU進行系統開發時，必須重複地把軟體從一個架構移
植到另一個架構，而且不能重覆使用代碼。這也意味著協力軟體廠商所開發的代碼未必能
在調整過後的配置上正常運作，因為有些指令和機制是不同的。
嵌入式DSP成為SoC設計重用之關鍵
#新推出的65奈米和45奈米互補式金屬氧化物半導體(CMOS)製程使光罩成本大幅度增加，
同時晶片設計的複雜性也因為更高的功能整合而增加，這些因素均使得處理器晶片的開發
成本越來越昂貴。但晶片供應商產品開發的速度不能因此而放緩，因為終端產品的生命週
期越來越短。現在已經很少有生命週期超過一年的消費性電子產品了，因此，系統客戶會
期待半導體元件供應商定期推出新版解決方案，這為晶片供應商帶來了巨大的挑戰。
在這樣的情況下，如果能在產品中重覆使用SoC(圖4)，即在多個產品和多款版本中使用相
同的SoC，是最為理想的做法。要達到這個目標，目前的趨勢是，在SoC中把原始DSP當作
可編程設計引擎來執行，產品將建立在軟體設計的基礎上。晶片廠商不必為特定功能增加
處理器和進行配置，而只須透過增加/改變軟體，就可實現新的功能。
--
Smith's 電子 VS. 通訊 的好奇 http://uefangsmith.blogspot.com/
ζ
ξ
-●
ν)
√■ˍ▁▂▃▄▄▃
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.110.129.48
※ 編輯: uefangsmith 來自: 123.110.129.48 (02/21 11:49)
※ 編輯: uefangsmith 來自: 123.110.129.48 (02/21 11:50)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.110.129.48