Re: [問題] Hspice 使用.subckt遇到的疑問?

看板Electronics作者 (Oliver)時間17年前 (2009/01/13 18:34), 編輯推噓3(303)
留言6則, 3人參與, 最新討論串1/1
※ 引述《nature0702 (Oliver)》之銘言: : 再寫HSPICE 如果有需要模組化的方塊 : 可以用 .subckt 來包起來 : 之後 使用上就像呼叫一個黑盒子 : 只要把相對應的腳位連接起來就可以 如: XINV in out inv 就是去呼叫寫好的 .subckt inv in out . . .ends inv 裡面是描寫一個INV的電路 : 可是在模擬的時候 : 遇到 黑盒子 和 沒有包起來的 : 模擬結果會不一樣 : 這裡沒有包起來是指 : 如下: : NMOS D G S B N_type W L : .  : . : . 一個一個元件描寫 : 因為是在模擬類比電路時 發生這樣的問題 : 兩個電路結果 差別很大 : 黑盒子的模擬結果 某一個節點電壓 會在不對的電壓值 是在跑.tran 的模擬 結論:兩個相同的電路 模擬出來結果不一樣 : 不知道有沒有遇到相似的問題 我盡量把問題說明的更清楚 : 謝謝 我有確認過 HSPICE 沒有寫錯 只有 6個I/O VDD GND INP INN OUTP OUTN 應該不太會寫錯 而LAYOUT的驗證檔 最後還是要整個包起來才能跑 所以,要以整個包起來的為準 最後我的處理方法是 調MOS 的SIZE 那一點電壓 就會拉回來了 主要好奇 是為什麼會不一樣 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.64.101.125

01/13 19:53, , 1F
一般來說應該是哪裡不一樣而你沒注意到
01/13 19:53, 1F

01/13 19:53, , 2F
寫錯 或者是floating了
01/13 19:53, 2F
※ 編輯: nature0702 來自: 203.64.101.125 (01/13 21:46)

01/13 22:37, , 3F
不包起來 不能跑的原因是什麼
01/13 22:37, 3F

01/14 11:46, , 4F
都可以跑 只是結果不一樣 我是用2007.03的版本
01/14 11:46, 4F

01/14 13:39, , 5F
你MOS的body電位有global嗎?
01/14 13:39, 5F

01/14 14:13, , 6F
沒有耶 有部分的BODY是接到自己那一顆的SOURCE端
01/14 14:13, 6F
文章代碼(AID): #19R6v7Gm (Electronics)