[問題] 目前希望做一個16-bit的CLA vhdl程式碼
目前希望做一個16-bit的CLA(carry lookahead adder)
我用vhdl實作了4-bit的CLA
希望能夠擴充到16-bit(64-bit...etc)
http://en.wikipedia.org/wiki/Carry_look-ahead_adder
目前是採用暴力展開的方式
C_1 = G_0 + P_0*C_0
C_2 = G_1 + G_0*P_1 + C_0*P_0*P_1
...
...
來實作出4-bit
可是用同樣的方式做到16-bit應該會coding到瘋掉 OTZ
又CLA的bit boolean function間存在 C_(i+1) = G_i + (P_i*C_i)
這個遞迴關係
我想請問vhdl裡面有類似recursive的語法
讓我可以比較簡單的設計出程式碼嗎??
感謝大家<(_ _)>
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.91.80
→
10/18 03:20, , 1F
10/18 03:20, 1F
→
10/18 03:23, , 2F
10/18 03:23, 2F
→
10/18 03:24, , 3F
10/18 03:24, 3F
→
10/18 03:25, , 4F
10/18 03:25, 4F
→
10/18 03:26, , 5F
10/18 03:26, 5F
→
10/18 03:27, , 6F
10/18 03:27, 6F
→
10/18 03:29, , 7F
10/18 03:29, 7F