[問題]乘法器實做與合成
請問大家
Full custom 和 cell base 實做出來的乘法器那個快
如果以先進製程來看的話
一、完全以Full Csutom design
二、寫verilog code合成，但是只寫"*"
三、寫Verilog code，並且完整的寫出架構
不知道速度相差多少
有老師說一比較快，也有老師說二比較好
希望可以知道快是快多少，因為有學長用二可以合成到 1ns (10*10 .18製程)
但是我覺得不太可能，不知道是怎麼做的
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.71.28
推
05/28 23:27, , 1F
05/28 23:27, 1F
→
05/28 23:27, , 2F
05/28 23:27, 2F
推
05/29 01:00, , 3F
05/29 01:00, 3F
推
05/29 01:01, , 4F
05/29 01:01, 4F
→
05/29 01:40, , 5F
05/29 01:40, 5F
→
05/29 01:41, , 6F
05/29 01:41, 6F
※ 編輯: wxyz666 來自: 61.231.96.52 (05/29 01:43)
推
05/29 04:51, , 7F
05/29 04:51, 7F
→
05/29 04:52, , 8F
05/29 04:52, 8F
推
05/29 10:03, , 9F
05/29 10:03, 9F
→
05/29 14:03, , 10F
05/29 14:03, 10F