[問題] 高阻抗後計數
在讀取SRAM的時候
剛好有用到一段verilog code
計數器計數address 從0~255
rest按下時為high z
計數器我是用clock觸發,所以每一段的記數值的時間都一樣
唯有 High z 切到 0 這邊(reset放開後開始計數).....這個 0 的address這段時間會
很短
為什麼呢?怎麼解決呢??
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.195.194.110
推
05/25 01:57, , 1F
05/25 01:57, 1F
→
05/25 13:24, , 2F
05/25 13:24, 2F