[問題] 1MHz 的 Clock generator 要用什麼架構？
我這個 Clock generator 的VDD工作範圍為 2.5 ~ 5.5v
主要是用在 Switched-capacitor voltage converter內，當作 System Clock 用
除了 RC-Relaxation 的架構外，請問其他常用的架構有哪些啊？
（不用 RC-Relaxation 的原因是那顆 C 的容值要作很大，才不會因為寄生效應而影響
其振震頻率... 但我可不希望整個 Chip 都是 C =___= ）
--
╭───── ╱╲ ▁▁ ╱╲ ───────────────────╮
│ |▁: │ ◢ 〃〝 ◣ │ ＿＿ ＿＿ │
│ :▁| ◤＞ ＜◥ | ╱ : ╱ ╱ | : ＿ | │
│ |▁: ◣ ◢ ▼ ◣ ◢ : ╲ | ╲ : | ￣ ＿ : │
│ :▁| ◣◥"◢ ▼ ◣"◤◢ ￣￣ 瑋│
╰────── ( ▆▆ ) ────────────────────╯
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.116.231.229
→
04/19 17:41, , 1F
04/19 17:41, 1F
→
04/19 22:34, , 2F
04/19 22:34, 2F
推
04/26 23:17, , 3F
04/26 23:17, 3F