[問題]加法器
請問
我有一個serial adder(A+B) 的電路圖
簡圖(省略clock)
-------------------------------------------|
| ______________ |
|-shift register A-------|x S|-|
| full adder |
shift register B-------|y C|-
| | |
-----|z______________| |
|---- D-flip flop -----|
B為input 而A為資料儲存的暫存器
現在要改成serial subtractor(A-B)
我在B的output加一個inverter，然後做一個跟1相加的加法器(即為2's complement)
但這樣就會有兩個output(加法器的S及C) 沒辦法接到只有一個input的y
請問是我的方法錯了嗎? 還是要再加上什麼修正
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.127.88.190
推
04/03 22:44, , 1F
04/03 22:44, 1F
→
04/03 22:44, , 2F
04/03 22:44, 2F
→
04/04 21:25, , 3F
04/04 21:25, 3F
→
04/04 21:27, , 4F
04/04 21:27, 4F
→
04/04 21:29, , 5F
04/04 21:29, 5F
→
04/04 21:29, , 6F
04/04 21:29, 6F
推
04/04 22:07, , 7F
04/04 22:07, 7F
→
04/04 23:21, , 8F
04/04 23:21, 8F