Re: [問題] 電路接線問題

看板Electronics作者 (p.roach)時間18年前 (2007/11/01 03:01), 編輯推噓2(203)
留言5則, 1人參與, 最新討論串1/1
※ 引述《CuckooBoy (書仔)》之銘言: : http://myurl.com.tw/9qj2 : 就是........在A這部份...... : 是不是8051存資料時......CPLD要C輸出要給高阻抗...也就是outp<="ZZZZZZZZ' : 當CPLD在計數address時.....Latch的OE要H........讓LATCH輸出能高阻亢..... 本來就該做 hi z了 只要有 shared bus就有這考量,請參考任何一本初階計算機結構。 : 至於沒LATCH那條則是要加74245....在CPLD計數時給高阻亢 : 這樣就能達到...........CPLD與51訊號不會打架了嗎? : 還是..........有什麼須要注意的嗎? : 還有就是........51可以做........高阻亢嗎? : 因為我想省去那74245 你換個architecutre, 重新組織你的零件,可以避開後面的問題。 不要問我怎麼做,你想出來的答案才是你的知識。 -- 如果只有三四個零件還想不出來....沒幾種接法ㄟ! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.216.112.202

11/01 08:05, , 1F
不明白你的意思~沒有LATCH那條也是ADDRESS...
11/01 08:05, 1F

11/01 08:07, , 2F
51出來有兩條ADDRESS,LATCH可以做HI Z,另一條不行
11/01 08:07, 2F

11/01 08:08, , 3F
那條還可以有另外的接法?不是插入74245就好了嗎?
11/01 08:08, 3F

11/01 08:10, , 4F
你的意思是說..."51透過CPLD存資料,存完再靠CPLD丟資料?
11/01 08:10, 4F

11/01 08:11, , 5F
所以,51的address不要直接接到sram,接到cpld就好??
11/01 08:11, 5F
文章代碼(AID): #17AD4DQy (Electronics)