[問題] 請問primetime一般是在電路設計的那個階段使用?

看板Electronics作者 (......)時間18年前 (2007/10/01 03:02), 編輯推噓2(2推 0噓 1→)
留言3則, 2人參與, 最新討論串1/1
因為一般的synthesis或是APR工具所使用之timing估算模型通常不夠準確 而primetime是個公認估算比較準確的static timing analysis工具 所以往往在設計過程之中,都會使用primetime再去估算一次timing. 但是請問各位高人, primetime一般是在設計的那個階段使用呢? 在下面這兩個時機點使用嗎? <1>synthesis為netlist之後,再用primetime估算一次是否timing 符合? <2> place & routing之後,再用primetime估算一次是否這個APR結果真的 有符合timing的要求 ? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 123.193.144.144
推
10/01 17:22, , 1F
您說的都對
10/01 17:22, 1F
→
10/01 17:23, , 2F
或是用PT計算 delay model e.g. SDF
10/01 17:23, 2F
推
10/01 21:52, , 3F
1叫pre-STA ; 2叫pos-STA
10/01 21:52, 3F
※ 編輯: teyurd 來自: 123.193.144.144 (10/03 01:58)
‣ 更多 teyurd 的文章
文章代碼(AID): #16__BSE7 (Electronics)