請問Designer6跟Xilinx ISE設計FPGA的問題。
請問各位先進：
我在設計FPGA電路的時候，在畫電路圖時是用Designer6畫好
然後再使用Xilinx8.2i ISE把檔案download到FPGA之中。但是現在
遇到一個問題就是如果發現電路有要修改的時候我就必須重新的Run
一次New project wizard把檔案重新的讀取進來，這樣很浪費時間>_<。
我記得之前我有看過有人是可以直接修改後Xilinx8.2i ISE就會知道
你的檔案已經修改過了所以在"implement design"和"Generate programming file"
的左邊有"?"的符號就可以直接的Run了而不需要重新的跑一次New project wizard.
請問要該如何做呢？
謝謝大家
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.109.177.33
※ 編輯: marxsheng 來自: 140.109.177.33 (08/30 11:44)