[問題] 有關post-simulation的問題

看板Electronics作者 (有錢跟單純一樣重要)時間18年前 (2007/07/04 05:04), 編輯推噓10(10推 0噓 10→)
留言20則, 3人參與, 最新討論串1/1
目前常用的軟體是quartus2 跟 modelsim 5.8版~ 但遇到一個問題是~~ 寫完testbench後~~要怎麼做post-simulaion orz quartus2好像不支援testbench做post-simulation~~ 只有支援他們自家用波型做的timing-simulation... modelsim5.8好像也沒辦法弄~ 有人有用過比較新版的modelsim嗎？ 例如6.1版之類的？ 是不是有援到post-simulaion... 還是怎樣做比較好~~ 不然就要換軟體了...囧rz -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 123.193.146.81
推
07/04 10:55, , 1F
nanosim 冏rz
07/04 10:55, 1F
推
07/04 11:17, , 2F
請問Post-simulation指的是什麼階段的模擬？
07/04 11:17, 2F
推
07/04 11:30, , 3F
像Xilinx ISE還有Post-translate, Map, Route simulation
07/04 11:30, 3F
推
07/04 11:34, , 4F
Quartus II分成RTL, Post-Synthesis, Gate-Level Simulation
07/04 11:34, 4F
推
07/04 14:22, , 5F
以前是上課是學xilinx的~然後現在實驗室是跑quartus的~
07/04 14:22, 5F
→
07/04 14:24, , 6F
但我覺得只要至少可以跑到合成過後的就行了~至少要看時間
07/04 14:24, 6F
→
07/04 14:25, , 7F
會不會造成電路的BUG而已~Quartus的~是不是只能用波型跑？
07/04 14:25, 7F
→
07/04 14:25, , 8F
謝謝一樓的~我去找一下這套Orz
07/04 14:25, 8F
推
07/04 15:10, , 9F
剛才找到一篇教學，Quartus II的Post-Synthesis Simulation
07/04 15:10, 9F
→
07/04 15:12, , 10F
是不包函delay資訊的。
07/04 15:12, 10F
→
07/04 15:12, , 11F
如果要加上timing的模擬，要跑Gate-Level Simulation。
07/04 15:12, 11F
→
07/04 15:14, , 13F
Quartus II的input stimulus可以是波形，也可以是testbench
07/04 15:14, 13F
→
07/04 15:20, , 14F
但波形檔只能用內建的simulator模擬，如果要輸入給外部tools
07/04 15:20, 14F
→
07/04 15:25, , 15F
要export成testbench。
07/04 15:25, 15F
→
07/04 15:25, , 16F
然後再使用Quartus II的NativeLink功能呼叫外部tools模擬
07/04 15:25, 16F
推
07/04 16:04, , 17F
bear你是做什麼的呀@@
07/04 16:04, 17F
推
07/04 17:14, , 18F
感謝z大~~我再試試看!! 樓上的~你是彰工的嗎XD
07/04 17:14, 18F
推
07/05 10:26, , 19F
是呀 空耶
07/05 10:26, 19F
推
07/05 18:19, , 20F
我又試了一個下午~~剛剛研究出來了XD~~
07/05 18:19, 20F
‣ 更多 luckyBF 的文章
文章代碼(AID): #16YhdhtP (Electronics)