[問題] Quartus II合成出來的邏輯元件?

看板Electronics作者 (@_@")時間18年前 (2007/06/06 11:03), 編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串1/1
Quartus II合成出來一個單位的Logic elements數是使用多少個邏輯閘? 一個bit的記憶體又要用多少個邏輯閘? 還是有相關的資料可以參考的呀?? 我的問題就是....要怎樣才能知道寫的verilog佔硬體面積有多大? 還是有別種方式得知硬體面積的關係? 謝謝各位大大的解答.... -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 163.23.24.233
‣ 更多 n5771 的文章
文章代碼(AID): #16PYGHZ9 (Electronics)