[請益] 用Verilog實現定點數表示法

看板Electronics作者 (ㄧ封信)時間18年前 (2007/06/06 04:59), 編輯推噓5(5推 0噓 0→)
留言5則, 4人參與, 最新討論串1/1
最近因為研究需要 所以 必須用verilog實現定點數運算 是否有版上的高手 能提供這方面的書籍資訊 或者是經典的論文呢?? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.116.187.33
推
06/06 14:33, , 1F
看不懂你的意思 @_@
06/06 14:33, 1F
推
06/07 01:10, , 2F
他可能是要問如何寫出他要的功能區塊吧?
06/07 01:10, 2F
推
06/07 09:15, , 3F
沒有
06/07 09:15, 3F
推
06/09 17:30, , 4F
寫成verilog本身不就已經是定點數的運算了嗎 @_@
06/09 17:30, 4F
推
09/24 17:23, , 5F
我有看過類似論文 實現浮點 定點 的
09/24 17:23, 5F
‣ 更多 guavaate 的文章
文章代碼(AID): #16PSwVZ6 (Electronics)