[問題] 請問關於Flip-flop

看板Electronics作者 (月下看春秋)時間19年前 (2007/04/25 08:49), 編輯推噓3(3推 0噓 0→)
留言3則, 3人參與, 最新討論串1/1
一般而言 FF具有setup time 與hold time的特性 也就是在clock trigger之前與之後 input與output分別要穩定的時間 請問這個現象 是否能用物理解釋呢 看了一些VLSI的課本 似乎都沒有做解釋 覺得還頗神氣的 謝囉 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.5.71
推
04/25 09:00, , 1F
看看CMOS的結構~我想應該是short circuit那邊吧
04/25 09:00, 1F
推
04/25 11:22, , 2F
你去研究一下transistor如何運作就知道了
04/25 11:22, 2F
推
04/25 18:09, , 3F
好像每本 VLSI 課本都有解釋, 看 transistor-level 圖
04/25 18:09, 3F
‣ 更多 Yariv 的文章
文章代碼(AID): #16BgMR5C (Electronics)