[問題] 關於cadence的analog design environment

看板Electronics作者 (瑋)時間19年前 (2007/04/12 23:54), 編輯推噓1(1推 0噓 0→)
留言1則, 1人參與, 最新討論串1/1
我在HSPICE的manual有看到在delay cell設計時， 可以有controlled votage vs. delay time的plot功能。 請問在cadence有這個功能嗎？ 用Google找了很久，也找不到cadence較詳盡的manual， 也似乎沒有這個功能？ 還是說cadence只能慢慢地一個一個電壓模擬，然後讀值再自己plot呢？ 謝謝大家。:) -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 122.126.73.6 ※ 編輯: jingwoei 來自: 122.126.73.6 (04/12 23:57)
推
04/13 07:09, , 1F
應該是要善用calculator吧
04/13 07:09, 1F
‣ 更多 jingwoei 的文章
文章代碼(AID): #167bOnsC (Electronics)