[問題] 如果用Hspice畫出mos線性區等效電阻圖??

看板Electronics作者 (Oliver)時間19年前 (2007/03/26 22:30), 編輯推噓4(4推 0噓 6→)
留言10則, 3人參與, 最新討論串1/1
用PMOS, NMOS, 和pmos+cmos 組成的三種不同的類比開關 | nmos === R in __| |__ out ===> o--/\/\/\--o mos工作在線性區 可以看成一個線性電阻 不過會受Vgs 而改變阻抗大小 想要知道 V/R的特性 假設輸入訊號重0V開始 一直到vdd 想要把等效的阻抗求出來 並把圖畫出來 不知道要用什麼方法可以求出來 我有想過電壓除於流過的電阻 不過hspice不能做不同型態的運算 謝謝 圖畫的不好 還請見諒 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.127.112.182
推
03/26 22:39, , 1F
畫V/R ? 不就等於畫Ids而已? 要畫等效R就掃Vds/Ids囉
03/26 22:39, 1F
推
03/27 10:43, , 2F
看電阻，其實就是看Gm....應該是Vgs/Ids。
03/27 10:43, 2F
推
03/28 12:23, , 3F
他應該是想看sw的Ron吧? 如果是的話,要掃Vds/Ids囉
03/28 12:23, 3F
→
03/28 12:48, , 4F
我有找到一個叫LX8的指令可以求gds 在倒數應該就是Ron
03/28 12:48, 4F
→
03/28 12:49, , 5F
用Vds/Ids 因為Vds在 Vgs小於Vt的時候會趨近於零 有時
03/28 12:49, 5F
→
03/28 12:51, , 6F
幾乎都是零 這樣電阻算起來會是0 有點不合理 不知道有
03/28 12:51, 6F
→
03/28 12:52, , 7F
方法 還有輸出端要如何處理 接地Vgs會被綁死
03/28 12:52, 7F
推
03/28 13:13, , 8F
請問你sw還是拿來做開關吧? 那應該不用去考慮Vgs<Vt
03/28 13:13, 8F
→
03/28 13:15, , 9F
你應該是要拿來比較3種sw的Ron線性程度,以前作業做過
03/28 13:15, 9F
→
03/28 13:16, , 10F
transmission gate的sw面對不同vin,呈現近乎固定的Ron
03/28 13:16, 10F
‣ 更多 nature0702 的文章
文章代碼(AID): #161zZs2k (Electronics)