[問題] 請問在cadence上 calibre LVS上的錯誤
在cdaence calibre做LVS時找不到VDD和GND,有去查過相關資料過,要在想打的metel上打
上pin及lable且要注意金屬層....
可是照著作還是會出現mismatch(vdd和gnd node)
是不是一個layout電路上只能有一個vdd和gnd (name),因為之前有作過,如果layout電路
上只有一個vdd和gnd時LVS就會通過......
所以問題是..現在layout上認不出我所打的 node name(只有vdd和gnd會發生這錯誤)
麻煩各位大大指導 ^^"...謝謝!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 210.60.67.79
推
01/10 00:12, , 1F
01/10 00:12, 1F
→
01/10 00:12, , 2F
01/10 00:12, 2F
→
01/10 00:13, , 3F
01/10 00:13, 3F
→
01/10 00:14, , 4F
01/10 00:14, 4F
→
01/10 09:38, , 5F
01/10 09:38, 5F
推
01/10 22:43, , 6F
01/10 22:43, 6F