Re: [請益] [IC設計]PrimeTime : Startpoint & E …

看板Electronics作者時間19年前 (2006/05/07 17:01), 編輯推噓0(000)
留言0則, 0人參與, 最新討論串1/1
【 在 klove.bbs@ptt.cc (none) 的大作中提到: 】 : ※ 引述《wildwolf.bbs@cad1.ee.nctu.edu.tw (可愛的哲哲)》之銘言: : ^^^^^^^^^^^^^^^ 問題在這裡... :p : 同一顆D-FF怎麼能有兩種不同的clock skew : 不合理阿 : 而且我只跑best case....並非best/worst case分析模式造成的 : 謝謝.... 我想可能你的 clock network delay 有 max/min 值, 所以在不同的分析下 setup/hold, DC 會自動選下一級比較 worst 的 clock network delay。 -- 我是....... 可愛的哲哲喔... ※ 來源:‧四百年來第一靠邊站 culture.twbbs.org‧[FROM: royals]
文章代碼(AID): #14NRTG00 (Electronics)