[問題] Verilog 寫出來的怎麼用 C/C++驗證?

看板Electronics作者時間20年前 (2005/12/21 20:33), 編輯推噓1(1推 0噓 1→)
留言2則, 1人參與, 最新討論串1/1
因為我想說用 C/C++ 來驗證我 verilog 電路是否正確 可是我不曉得實際上驗證程式該怎麼寫... 例如我的電路是 4 bit 正緣觸發計數器 數到 4'b1111 會自動回到 4'b0000 我在 test bench 把模擬結果存到一個檔案 再用 C 來讀取 不過問題是 我再用 C 寫出驗證程式 那我又該怎麼知道我 C 寫的驗證程式是沒問題的呢? thanks~~ -- Transcendent For Programming -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.62.97.25
推
12/22 09:18, , 1F
我比較習慣用C寫程式將結果存到檔案，再由verilog的
12/22 09:18, 1F
→
12/22 09:18, , 2F
test bench將檔案的資料讀進register後進行比對..
12/22 09:18, 2F
‣ 更多 shane123 的文章
文章代碼(AID): #13gKkS_6 (Electronics)