[發案] FPGA.DVI to LCD(LVDS).VHDL或verilog.

看板CodeJob作者 (思念是毒妳是解藥)時間15年前 (2010/03/18 00:20), 編輯推噓0(0推 0噓 5→)
留言5則, 2人參與, 最新討論串1/1
案件狀態：發包中 　發案人： Kevin 聯絡方式 ： 站內信 有效時間： 4/2 專案說明： DVI-D解碼後.依照參數將訊號運算後輸出到LCD. 主要用於影像分割子畫面顯示. (若對LCD控制晶片熟悉也可以提案.有另方案) 　　預算： 50K-80K 接案者要求： 位於桃縣優先.北縣市.竹縣市歡迎. 　　附註： 電路.PCB.可分開處理.有經驗者優先. 結案意見： 　接案人： 評價(0-10)： 　　說明： -- -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.132.235.209
→
03/18 00:40, , 1F
LCD 是板子上的附的 LCD 還是另外接 DVI, D-Sub？
03/18 00:40, 1F
→
03/18 00:46, , 2F
噢~ 看到 LVDS 了 = =
03/18 00:46, 2F
→
03/18 00:46, , 3F
你們板子的型號是？
03/18 00:46, 3F
→
03/18 01:02, , 4F
LCD是一般電腦15吋.1024*768.
03/18 01:02, 4F
→
03/18 01:07, , 5F
還沒有板子 預估就是一棵 FPGA
03/18 01:07, 5F
‣ 更多 stool100 的文章
文章代碼(AID): #1BeG5I6u (CodeJob)